Описание SPEAR300-2

Внутренняя архитектура SPEAR300-2 основана на нескольких общих логических блоках подсистем, взаимосвязанных через многослойную матрицу соединений. Структура матрицы коммутации позволяет выполнять потоки данных разных подсистем параллельно, повышая эффективность основной платформы. Высокопроизводительные ведущие агенты напрямую соединены с контроллером памяти, что снижает задержку доступа к памяти. Общая пропускная способность памяти, назначенная каждому ведущему порту, может быть запрограммирована и оптимизирована с помощью внутреннего эффективного механизма арбитража с взвешенным круговым обходом.

Особенности SPEAR300-2

Ядро ARM926EJ-S до 333 МГц

Высокопроизводительный 8-канальный DMA

Динамические функции энергосбережения

Настраиваемые периферийные функции на 102 общих вводах/выводах

32 КБ ROM и 56 КБ внутренней SRAM

Интегрированные часы реального времени, сторожевой таймер и системный контроллер

Применения SPEAR300-2

Устройства общего назначения на базе NAND Flash или NOR Flash

Цифровые фоторамки

WiFi или IP-телефоны (низшего или высшего класса)

Системы ATA PABX (с I2S или без)

8-битная или 14-битная камера (с LCD или без)