DSPIC33CH256MP206-E/MR [Microchip]

Семейство dsPIC33CH от Microchip для цифровых сигнальных контроллеров (DSC) оснащены двумя 16-битными ядрами dsPIC® DSC с тактовой частотой 90 и 100 MIPS, интегрированным DSP и усовершенствованными встроенными периферийными устройствами. Эти DSC позволяют разрабатывать высокопроизводительные, точные системы управления двигателями, которые более энергоэффективны, работают тише и обеспечивают увеличенный срок службы двигателя. Они могут использоваться для управления BLDC, PMSM, ACIM, SR и шаговыми двигателями. Эти DSC позволяют разрабатывать импульсные источники питания, такие как AC/DC, DC/DC, UPS и PFC, обеспечивая высокоточное цифровое управление цепями Buck, Boost, Fly-Back, Half-Bridge, Full-Bridge, LLC и другими силовыми цепями для достижения максимально возможной энергоэффективности.  Эти устройства также идеально подходят для многих передовых задач датирования и управления, сенсорных, высокопроизводительных универсальных и надежных приложений.

Эти двухъядерные DSC хорошо подходят для сложных, но экономически эффективных приложений передового датирования, независимого от ядра сенсорного управления, двигателей и цифрового питания.

Семейство продуктов dsPIC33CH имеет множество аппаратных функций, которые помогают упростить сертификацию функциональной безопасности для автомобильных и промышленных критически важных приложений, ориентированных на ASIL-B/-C и SIL-2/-3. Семейство предлагает пакеты функциональной безопасности ISO 26262 и IEC 61508, содержащие отчет FMEDA, руководство по безопасности, диагностические библиотеки и многое другое. 

• Узнайте больше о функциональной безопасности возможностях включая аппаратное обеспечение, программное обеспечение и сопутствующие материалы

Условия эксплуатации
• 3 В до 3.6 В, -40°C до +150°C

Ядро: Двухъядерные dsPIC33CH DSC
• Основное ядро 90 МГц и Вторичное ядро 100 МГц
• Независимые периферийные устройства для основного и вторичного ядер
• Настраиваемые общие ресурсы для основного и вторичного ядер
• Быстрое деление за 6 циклов
• Сообщения и FIFO для связи между основным и вторичным (MSI)
• Эффективная по коду архитектура (C и ассемблер)
• 40-битные аккумуляторы
• Одноцикловая операция (MAC/MPY) с двойной выборкой данных
• Одноцикловое смешанное знаковое умножение MUL плюс аппаратное деление за 6 циклов
• Поддержка 32-битного умножения
• Пять наборов регистров контекста прерываний и аккумуляторов на ядро для быстрого отклика на прерывания
• Цикл без накладных расходов

Высокопроизводительные периферийные устройства для управления в реальном времени
• 4 x 12-битных 3.5 MSPS АЦП: 34 канала
• Высокоскоростные ШИМ с разрешением 250 пс, 12x2 каналов
• Оптимизированы для высокопроизводительного цифрового питания, управления двигателями и приложений, требующих сложных алгоритмов

Особенности основного ядра
• Частота ядра: 90 МГц
• Программная флеш-память: 512/256 Кбайт двойное разделение с LiveUpdate
• Данные RAM: 48/32 Кбайт
• 16-битный таймер: 1
• DMA: 6
• SCCP (Захват/Сравнение/Таймер): 8
• UART: 2
• SPI/I2S: 2
• I2C: 2
• CAN Flexible Data-Rate (FD): 2 (только для устройств '50x)
• SENT: 2
• CRC: 1
• QEI: 1
• PTG:1
• CLC: 4
• 16-битный высокоскоростной (250 пс) ШИМ: 4x2
• 12-битный, 3.5 Msps АЦП: 1, 16 каналов
• Цифровой компаратор: 4
• 12-битный ЦАП/аналоговый модуль CMP: 1
• Таймер сторожевого таймера: 1
• Таймер "мертвого человека": 1
• Точки останова: 3 сложные, 5 простых
• Генератор тактовой частоты: 1

Особенности вторичного ядра
• Частота ядра: 100 МГц
• Программная память: 72 Кбайт (PRAM) двойное разделение с LiveUpdate
• Данные RAM: 16 Кбайт
• 16-битный таймер: 1
• DMA: 2
• SCCP (Захват/Сравнение/Таймер): 4
• UART: 1
• SPI/I2S: 1
• I2C: 1
• QEI: 1
• CLC: 4
• 16-битный высокоскоростной (250 пс) ШИМ: 8x2 каналов
• 12-битный, 3.5 Msps АЦП: 3, 18 каналов
• Цифровой компаратор: 4
• 12-битный ЦАП/аналоговый модуль CMP: 3
• Таймер сторожевого таймера: 1
• Таймер "мертвого человека": 1
• Точки останова: 1 сложная, 2 простых
• Генератор тактовой частоты: 1

Управление тактовой частотой
• Внутренний генератор
• Программируемые ПФАЧ и источники тактовой частоты генератора
• Выход основной опорной тактовой частоты
• Выход вторичной опорной тактовой частоты
• Мониторинг тактовой частоты с отказоустойчивостью (FSCM)
• Быстрое пробуждение и запуск
• Резервный внутренний генератор
• Генератор LPRC

Управление питанием
• Режимы низкого энергопотребления (Сон, Холостой ход, Режим дозирования)
• Интегрированный сброс при включении и сброс при понижении напряжения

Поддержка разработки отладчиком
• Программирование в цепи и в приложении
• Одновременная поддержка отладки для основного и вторичного ядер
• Поддержка отладки только основного и только вторичного ядер
• Совместимость с IEEE 1149.2 (JTAG) граничное сканирование
• Буфер трассировки и наблюдение во время выполнения

Core Independent Touch">Независимое сенсорное управление
• Использует генератор триггера периферийных устройств (PTG) и высокоскоростные АЦП
• Готовая к использованию библиотека сенсорного управления в MPLAB Code Configurator (MCC)

Functional Safety Support (ISO 26262 and IEC 61508)">Поддержка безопасности (ISO 26262 и IEC 61508)
• Готовность к функциональной безопасности ISO 26262 и IEC 61508
• Автомобильные приложения безопасности ASIL B – ISO 26262
• Промышленные приложения безопасности SIL 2 – IEC 61508
• Пакеты функциональной безопасности ISO 26262 и IEC 61508

Embedded Security">Безопасность
• CodeGuard безопасность вместе с Flash OTP через ICSP Write Inhibit позволяет реализовать неизменяемую безопасную загрузку
• Flash OTP через ICSP Write Inhibit для настройки всей Flash как OTP
• Опция отключения входа в режим отладки
• Пользовательский OTP
• Позволяет реализовать надежные сценарии безопасности вместе с CryptoAuthentication и CryptoAutomotive устройствами, такими как:
• Безопасная загрузка
• Безопасное обновление прошивки
• Безопасная связь
• Аутентификация узла и многое другое

Аппаратные функции функциональной безопасности
• Таймер "мертвого человека" (DMT) с функцией безопасности, синхронизированный выборкой инструкций
• Сторожевой таймер (WDT)
• CodeGuard™ безопасность для программной FLASH
• Программируемая циклическая избыточность проверки (CRC)
• Функция тестирования инъекции ошибок FLASH ECC
• Flash OTP через ICSP™ запрет записи
• Библиотека безопасности класса B, IEC 60730
• Встроенная самотестирование памяти RAM (MBIST)
• Двухскоростной запуск
• Мониторинг тактовой частоты с отказоустойчивостью (FSCM)
• Резервный FRC (BFRC)
• Бесконтактный внутренний стабилизатор напряжения
• Виртуальные выводы для избыточности и мониторинга
• Несколько избыточных источников тактовой частоты
• Обратное чтение портов ввода-вывода
• Избыточность аналоговых периферийных устройств
• Аппаратные ловушки
• Блокировка SFR
• Защита от записи
• Теневые рабочие регистры

AUTOSAR-Ready DSC supporting">Поддержка DSC
• AUTOSAR (4.3.x)
• Драйверы MCAL, соответствующие ASIL B и ASPICE
• Функциональная безопасность ISO 26262 и автомобильная безопасность