DSPIC33CH64MP202-E/SS [Microchip]

Разработчики систем, проектирующие высокопроизводительные встроенные приложения для управления, могут извлечь пользу от нового цифрового сигнального контроллера (DSC) с двумя ядрами dsPIC DSC на одном чипе. dsPIC33CH имеет одно ядро, предназначенное для работы в качестве основного ядра, в то время как другое предназначено как вторичное ядро. Вторичное ядро полезно для выполнения выделенного, критичного по времени кода управления, в то время как основное ядро занято запуском пользовательского интерфейса, мониторинга системы и функций связи, настроенных для конечного приложения.

dsPIC33CH разработан для облегчения независимой разработки кода для каждого ядра отдельными командами проектирования и позволяет бесшовную интеграцию при их объединении в одном чипе. Семейство dsPIC33CH оптимизировано для высокопроизводительного цифрового питания, управления двигателями, передовых датчиков и управления, а также универсальных высокопроизводительных встроенных приложений, требующих сложных алгоритмов.

Эти двухъядерные DSC хорошо подходят для сложных, но экономически эффективных приложений передовых датчиков, независимого от ядра касания, двигателей и цифрового питания.

Семейство продуктов dsPIC33CH имеет множество аппаратных функций, которые помогают упростить сертификацию функциональной безопасности для автомобильных и промышленных критичных по безопасности приложений, ориентированных на ASIL-B/-C и SIL-2/-3. Семейство предлагает пакеты функциональной безопасности ISO 26262 и IEC 61508, содержащие отчет FMEDA, руководство по безопасности, библиотеки диагностики и многое другое. 

• Узнайте больше о функциональной безопасности возможностях, включая аппаратное обеспечение, программное обеспечение и вспомогательные материалы

Рабочие условия
• 3V до 3.6V, -40°C до +150°C

Ядро: Двухъядерные dsPIC33CH DSCs
• Основное ядро 90 МГц и вторичное ядро 100 МГц работа
• Независимые периферийные устройства для основного и вторичного ядра
• Настраиваемые общие ресурсы для основного и вторичного ядра
• Быстрое 6-цикловое деление
• Сообщения и FIFO для связи между основным и вторичным (MSI)
• Эффективная по коду (C и ассемблер) архитектура
• 40-битные широкие аккумуляторы
• Одноцикловый (MAC/MPY) с двойной выборкой данных
• Одноцикловое смешанное знаковое MUL с аппаратным делением
• Поддержка 32-битного умножения
• Пять наборов регистров контекста прерываний и аккумуляторов на ядро для быстрого ответа на прерывания
• Цикл с нулевыми накладными расходами

Высокопроизводительные периферийные устройства для управления в реальном времени
• 4 x 12-битные 3.5 МВыч/с АЦП
• Высокоскоростные ШИМ с разрешением 250 пс, 12 каналов
• Оптимизировано для высокопроизводительного цифрового питания, управления двигателями и приложений, требующих сложных алгоритмов

Основные функции основного ядра
• Частота ядра: 90 МГц
• Внутренняя ОЗУ данных: 16 Кбайт
• 16-битный таймер: 1
• DMA: 6
• SCCP (Захват/Сравнение/Таймер): 8
• UART: 2
• SPI/I2S: 2
• I2C: 2
• CAN Flexible Data-Rate (FD): 1
• SENT: 2
• CRC: 1
• QEI: 1
• PTG:1
• CLC: 4
• 16-битный высокоскоростной (250 пс) ШИМ: 4
• 12-битный, 3.5 МВыч/с АЦП: 1
• Цифровой компаратор: 4
• 12-битный ЦАП/аналоговый модуль компаратора: 1
• Сторожевой таймер: 1
• Таймер "мертвого человека": 1
• Точки останова: 3 сложные, 5 простых
• Генератор: 1

Основные функции вторичного ядра
• Частота ядра: 100 МГц
• Программная память: 24 Кбайт (PRAM) двойное разделение с LiveUpdate
• Внутренняя ОЗУ данных: 4 Кбайт
• 16-битный таймер: 1
• DMA: 2
• SCCP (Захват/Сравнение/Таймер): 4
• UART: 1
• SPI/I2S: 1
• I2C: 1
• QEI: 1
• CLC: 4
• 16-битный высокоскоростной (250 пс) ШИМ: 8
• 12-битный, 3.5 МВыч/с АЦП: 3
• Цифровой компаратор: 4
• 12-битный ЦАП/аналоговый модуль компаратора: 3
• Сторожевой таймер: 1
• Точки останова: 1 сложная, 2 простых
• Генератор: 1

Управление тактовой частотой
• Внутренний генератор
• Программируемые ПФАП и источники тактовой частоты генератора
• Выход основной опорной тактовой частоты
• Выход вторичной опорной тактовой частоты
• Монитор тактовой частоты с отказоустойчивостью (FSCM)
• Быстрое пробуждение и запуск
• Резервный внутренний генератор
• Генератор LPRC

Управление питанием
• Режимы управления низким энергопотреблением (Сон, Простой, Приостановка)
• Интегрированный сброс при включении питания и сброс при понижении напряжения

Поддержка разработки отладчиком
• Программирование в цепи и в приложении
• Одновременная поддержка отладки для основного и вторичного ядер
• Поддержка отладки только основного и только вторичного ядра
• Совместимость с IEEE 1149.2 (JTAG) граничное сканирование
• Буфер трассировки и наблюдение в реальном времени

Core Independent Touch">Независимое касание
• Использует генератор периферийных триггеров (PTG) и высокоскоростные АЦП
• Готовая к использованию поддержка библиотеки касания в MPLAB Code Configurator (MCC)

Functional Safety Support (ISO 26262 and IEC 61508)">Поддержка безопасности (ISO 26262 и IEC 61508)
• Готовность к функциональной безопасности ISO 26262 и IEC 61508
• Автомобильные приложения безопасности ASIL B – ISO 26262
• Промышленные приложения безопасности SIL 2 – IEC 61508
• Пакеты функциональной безопасности ISO 26262 и IEC 61508

Embedded Security">Безопасность
• Безопасность CodeGuard вместе с Flash OTP через ICSP Write Inhibit позволяет реализовать неизменяемую безопасную загрузку
• Flash OTP через ICSP Write Inhibit для настройки всей Flash как OTP
• Опция отключения входа в режим отладки
• Пользовательский OTP
• Позволяет реализовать надежные сценарии безопасности вместе с устройствами CryptoAuthentication и CryptoAutomotive, такими как:
• Безопасная загрузка
• Безопасное обновление прошивки
• Безопасная связь
• Аутентификация узла и многое другое

Аппаратные функции функциональной безопасности
• Таймер "мертвого человека" (DMT) функция безопасности, синхронизированная выборкой инструкций
• Сторожевой таймер (WDT)
• Безопасность CodeGuard™ для программной FLASH
• Программируемая циклическая избыточная проверка (CRC)
• Функция тестирования инъекции ошибок FLASH ECC
• Flash OTP через ICSP™ запрет записи
• Библиотека безопасности класса B, IEC 60730
• Встроенная самотестирование памяти ОЗУ (MBIST)
• Двухскоростной запуск
• Мониторинг тактовой частоты с отказоустойчивостью (FSCM)
• Резервный FRC (BFRC)
• Бесконтактный внутренний регулятор напряжения
• Виртуальные выводы для избыточности и мониторинга
• Несколько избыточных источников тактовой частоты
• Обратное чтение портов ввода-вывода
• Избыточность аналоговых периферийных устройств
• Аппаратные ловушки
• Блокировка SFR
• Защита записи
• Теневые рабочие регистры