Можете ли вы предложить альтернативы для DSPIC33CH64MP502T-E/2N?

Да. Если DSPIC33CH64MP502T-E/2N недоступен, снят с производства или не подходит по срокам поставки, мы поможем проверить похожие позиции Microchip в категории Цифровые сигнальные процессоры и контроллеры - DSP, DSC или совместимые альтернативы.

DSPIC33CH64MP502T-E/2N - Microchip | Электронные компоненты

Name: DSPIC33CH64MP502T-E/2N
Brand: Microchip
SKU: DSPIC33CH64MP502T-E/2N
Availability: InStock

FAQ по продукту

1. Доступен ли DSPIC33CH64MP502T-E/2N для RFQ?

Да. DSPIC33CH64MP502T-E/2N от Microchip доступен для RFQ. Укажите необходимое количество, и наша команда подтвердит актуальный остаток, срок поставки и оптовую цену.

2. Почему для DSPIC33CH64MP502T-E/2N нет фиксированной цены?

Цена на DSPIC33CH64MP502T-E/2N может зависеть от количества заказа, доступности на рынке, date code, упаковки и страны доставки. Запросите предложение, чтобы получить актуальную оптовую цену.

3. Какие ключевые характеристики у DSPIC33CH64MP502T-E/2N?

DSPIC33CH64MP502T-E/2N — это Цифровые сигнальные процессоры и контроллеры - DSP, DSC Microchip с такими характеристиками: Configurable Logic Cell Modules (CLC /CCL): 8 и Peripheral Pin Select (PPS)/Pin Muxing: Yes. Ознакомьтесь с деталями продукта или отправьте RFQ, если нужна проверка перед покупкой.

4. Как быстро я получу предложение по DSPIC33CH64MP502T-E/2N?

Наша команда продаж обычно отвечает в течение 24 часов после получения RFQ. Предложение может включать статус наличия, цену за единицу, срок поставки, варианты доставки и доступные альтернативы.

5. Как скоро можно отправить DSPIC33CH64MP502T-E/2N?

Разработчики систем, проектирующие высокопроизводительные встроенные системы управления, могут извлечь выгоду от нового цифрового сигнального контроллера (ЦСК) с двумя ядрами dsPIC DSC на одном чипе. dsPIC33CH имеет одно ядро, предназначенное для работы в качестве основного ядра, а другое — в качестве вторичного. Вторичное ядро полезно для выполнения выделенного, критичного по времени кода управления, в то время как основное ядро занято выполнением пользовательского интерфейса, мониторинга системы и функций связи, настроенных для конечного приложения.

dsPIC33CH разработан для облегчения независимой разработки кода для каждого ядра отдельными командами проектирования и позволяет бесшовную интеграцию при их объединении в одном чипе. Семейство dsPIC33CH оптимизировано для высокопроизводительного цифрового питания, управления двигателями, передового датчикового контроля и управления, а также общепроизводительных высокопроизводительных встроенных приложений, требующих сложных алгоритмов.

Эти двухъядерные ЦСК хорошо подходят для сложных, но экономически эффективных приложений передового датчикового контроля, независимого от ядра касания, управления двигателями и цифрового питания.

Семейство продуктов dsPIC33CH имеет множество аппаратных функций, которые помогают упростить сертификацию функциональной безопасности для автомобильных и промышленных приложений, ориентированных на ASIL-B/-C и SIL-2/-3. Семейство предлагает пакеты функциональной безопасности ISO 26262 и IEC 61508, содержащие отчет FMEDA, руководство по безопасности, библиотеки диагностики и многое другое.

• Узнайте больше о функциональной безопасности включая аппаратное, программное обеспечение и сопутствующие материалы

3V до 3.6V, -40°C до +150°C

Основное ядро 90 МГц и вторичное ядро 100 МГц работа
Независимые периферийные устройства для основного и вторичного ядра
Настраиваемые общие ресурсы для основного и вторичного ядра
Быстрое 6-цикловое деление
Сообщения и FIFO для связи между основным и вторичным (MSI)
Эффективная по коду архитектура (C и ассемблер)
40-битные аккумуляторы
Одноцикловое (MAC/MPY) с двойной выборкой данных
Одноцикловое, смешанное знаковое MUL с аппаратным делением
Поддержка 32-битного умножения
Пять наборов регистров контекста прерываний и аккумуляторов на ядро для быстрого отклика на прерывания
Цикл без накладных расходов

4 x 12-битных 3.5 МСА/с АЦП
Высокоскоростные ШИМ с разрешением 250 пс, 12 каналов
Оптимизировано для высокопроизводительного цифрового питания, управления двигателями и приложений, требующих сложных алгоритмов

Частота ядра: 90 МГц
Внутренняя ОЗУ: 16 Кбайт
16-битный таймер: 1
DMA: 6
SCCP (захват/сравнение/таймер): 8
UART: 2
SPI/I2S: 2
I2C: 2
CAN Flexible Data-Rate (FD): 1
SENT: 2
CRC: 1
QEI: 1
PTG:1
CLC: 4
16-битный высокоскоростной (250 пс) ШИМ: 4
12-битный, 3.5 МСА/с АЦП: 1
Цифровой компаратор: 4
12-битный ЦАП/аналоговый модуль компаратора: 1
Сторожевой таймер: 1
Таймер «мертвого человека»: 1
Точки останова: 3 сложные, 5 простых
Генератор: 1

Частота ядра: 100 МГц
Программная память: 24 Кбайт (PRAM) двойное разделение с LiveUpdate
Внутренняя ОЗУ: 4 Кбайт
16-битный таймер: 1
DMA: 2
SCCP (захват/сравнение/таймер): 4
UART: 1
SPI/I2S: 1
I2C: 1
QEI: 1
CLC: 4
16-битный высокоскоростной (250 пс) ШИМ: 8
12-битный, 3.5 МСА/с АЦП: 3
Цифровой компаратор: 4
12-битный ЦАП/аналоговый модуль компаратора: 3
Сторожевой таймер: 1
Точки останова: 1 сложная, 2 простых
Генератор: 1

Внутренний генератор
Программируемые ПЛЛ и источники тактового сигнала генератора
Выход основного опорного тактового сигнала
Выход вторичного опорного тактового сигнала
Мониторинг тактового сигнала с отказоустойчивостью (FSCM)
Быстрое пробуждение и запуск
Резервный внутренний генератор
Генератор LPRC

Режимы низкого энергопотребления (сон, простой, дрейф)
Интегрированный сброс при включении питания и сброс при понижении напряжения

Программирование в цепи и в приложении
Одновременная поддержка отладки для основного и вторичного ядер
Поддержка отладки только основного и только вторичного ядра
Совместимость с IEEE 1149.2 (JTAG) граничное сканирование
Буфер трассировки и наблюдение в реальном времени

Core Независимое касание

Использует генератор триггера периферии (PTG) и высокоскоростные АЦП
Готовая к использованию библиотека касания в MPLAB Code Configurator (MCC)

Functional Поддержка безопасности (ISO 26262 и IEC 61508)

Готовность к функциональной безопасности ISO 26262 и IEC 61508
Автомобильные приложения безопасности ASIL B – ISO 26262
Промышленные приложения безопасности SIL 2 – IEC 61508
Пакеты функциональной безопасности ISO 26262 и IEC 61508

Embedded Безопасность

Безопасность CodeGuard вместе с Flash OTP через ICSP Write Inhibit позволяет реализовать неизменяемую безопасную загрузку
Flash OTP через ICSP Write Inhibit для настройки всей Flash как OTP
Опция отключения входа в режим отладки
Пользовательский OTP
Позволяет реализовать надежные сценарии безопасности вместе с CryptoAuthentication и CryptoAutomotive устройствами, такими как:
Безопасная загрузка
Безопасное обновление прошивки
Безопасная связь
Аутентификация узла и многое другое

Функция безопасности таймера «мертвого человека» (DMT), синхронизированная выборкой инструкций
Сторожевой таймер (WDT)
Безопасность CodeGuard™ для программной Flash
Программируемая циклическая избыточная проверка (CRC)
Функция тестирования инъекции ошибок Flash ECC
Flash OTP через ICSP™ запрет записи
Библиотека безопасности класса B, IEC 60730
Встроенная самотестирование памяти RAM (MBIST)
Двухскоростной запуск
Мониторинг тактового сигнала с отказоустойчивостью (FSCM)
Резервный FRC (BFRC)
Бесконтактный внутренний регулятор напряжения
Виртуальные выводы для избыточности и мониторинга
Несколько избыточных источников тактового сигнала
Чтение обратно порта ввода-вывода
Избыточность аналоговых периферийных устройств
Аппаратные ловушки
Блокировка SFR
Защита записи
Теневые рабочие регистры