DSPIC33CH64MP506-E/PT [Microchip]

Разработчики систем, проектирующие высокопроизводительные встроенные приложения управления, могут извлечь выгоду из нового цифрового сигнального контроллера (DSC) с двумя ядрами dsPIC DSC на одном чипе. dsPIC33CH имеет одно ядро, предназначенное для работы в качестве основного ядра, а другое — в качестве вторичного. Вторичное ядро полезно для выполнения выделенного, критичного по времени кода управления, в то время как основное ядро занято выполнением пользовательского интерфейса, мониторинга системы и функций связи, настроенных для конечного приложения.

dsPIC33CH разработан для облегчения независимой разработки кода для каждого ядра отдельными командами проектирования и позволяет обеспечить бесшовную интеграцию при их объединении в одном чипе. Семейство dsPIC33CH оптимизировано для высокопроизводительного цифрового питания, управления двигателями, передового сенсинга и управления, а также универсальных высокопроизводительных встроенных приложений, требующих сложных алгоритмов.

Эти двухъядерные DSC хорошо подходят для сложных, но экономически эффективных приложений передового сенсинга, независимого от ядра касания, управления двигателями и цифрового питания.

Семейство продуктов dsPIC33CH имеет множество аппаратных функций, которые помогают упростить сертификацию функциональной безопасности для автомобильных и промышленных приложений, критичных к безопасности, с фокусом на ASIL-B/-C и SIL-2/-3. Семейство предлагает пакеты функциональной безопасности ISO 26262 и IEC 61508, содержащие отчет FMEDA, руководство по безопасности, диагностические библиотеки и многое другое. 

• Узнайте больше о функциональной безопасности возможностях, включая аппаратное обеспечение, программное обеспечение и сопутствующие материалы

Условия эксплуатации
• 3 В до 3,6 В, -40°C до +150°C

Ядро: Двухъядерные DSC dsPIC33CH
• Основное ядро 90 МГц и вторичное ядро 100 МГц
• Независимые периферийные устройства для основного и вторичного ядер
• Настраиваемые общие ресурсы для основного и вторичного ядер
• Быстрое деление за 6 циклов
• Сообщения и FIFO для связи между основным и вторичным (MSI)
• Эффективная по коду архитектура (C и ассемблер)
• 40-битные аккумуляторы
• Одноцикловая операция (MAC/MPY) с двойной выборкой данных
• Одноцикловое смешанное знаковое умножение MUL с аппаратным делением
• Поддержка 32-битного умножения
• Пять наборов регистров контекста прерываний и аккумуляторов на ядро для быстрого отклика на прерывания
• Цикл с нулевыми накладными расходами

Высокопроизводительные периферийные устройства для управления в реальном времени
• 4 x 12-битных 3,5 МВыч/с АЦП
• Высокоскоростные ШИМ с разрешением 250 пс, 12 каналов
• Оптимизировано для высокопроизводительного цифрового питания, управления двигателями и приложений, требующих сложных алгоритмов

Функции основного ядра
• Частота ядра: 90 МГц
• Внутренняя оперативная память: 16 Кбайт
• 16-битный таймер: 1
• DMA: 6
• SCCP (захват/сравнение/таймер): 8
• UART: 2
• SPI/I2S: 2
• I2C: 2
• CAN с гибкой скоростью передачи данных (FD): 1
• SENT: 2
• CRC: 1
• QEI: 1
• PTG:1
• CLC: 4
• 16-битный высокоскоростной (250 пс) ШИМ: 4
• 12-битный, 3,5 МВыч/с АЦП: 1
• Цифровой компаратор: 4
• 12-битный ЦАП/аналоговый модуль компаратора: 1
• Сторожевой таймер: 1
• Таймер «мертвого человека»: 1
• Точки останова: 3 сложные, 5 простых
• Генератор: 1

Функции вторичного ядра
• Частота ядра: 100 МГц
• Память программы: 24 Кбайт (PRAM) двойное разделение с LiveUpdate
• Внутренняя оперативная память: 4 Кбайт
• 16-битный таймер: 1
• DMA: 2
• SCCP (захват/сравнение/таймер): 4
• UART: 1
• SPI/I2S: 1
• I2C: 1
• QEI: 1
• CLC: 4
• 16-битный высокоскоростной (250 пс) ШИМ: 8
• 12-битный, 3,5 МВыч/с АЦП: 3
• Цифровой компаратор: 4
• 12-битный ЦАП/аналоговый модуль компаратора: 3
• Сторожевой таймер: 1
• Точки останова: 1 сложная, 2 простых
• Генератор: 1

Управление тактовой частотой
• Внутренний генератор
• Программируемые ФАПЧ и источники тактовой частоты генератора
• Выход основной опорной частоты
• Выход вторичной опорной частоты
• Монитор тактовой частоты с защитой от отказов (FSCM)
• Быстрый пробуждение и запуск
• Резервный внутренний генератор
• Генератор LPRC

Управление питанием
• Режимы управления низким энергопотреблением (сон, простой, дрейф)
• Интегрированный сброс при включении питания и сброс при понижении напряжения

Поддержка разработки отладчика
• Программирование в цепи и в приложении
• Одновременная поддержка отладки для основного и вторичного ядер
• Поддержка отладки только основного и только вторичного ядер
• Совместимость с IEEE 1149.2 (JTAG) граничное сканирование
• Буфер трассировки и наблюдение во время выполнения

Core Независимое касание
• Использует генератор триггеров периферии (PTG) и высокоскоростные АЦП
• Готовая к использованию библиотека касания в MPLAB Code Configurator (MCC)

Functional Поддержка безопасности (ISO 26262 и IEC 61508)
• Готовность к функциональной безопасности ISO 26262 и IEC 61508
• Автомобильные приложения безопасности ASIL B – ISO 26262
• Промышленные приложения безопасности SIL 2 – IEC 61508
• Пакеты функциональной безопасности ISO 26262 и IEC 61508

Embedded Безопасность
• CodeGuard безопасность вместе с Flash OTP через ICSP Write Inhibit позволяет реализовать неизменяемую безопасную загрузку
• Flash OTP через ICSP Write Inhibit для настройки всей Flash как OTP
• Опция отключения входа в режим отладки
• Пользовательский OTP
• Позволяет реализовать надежные сценарии безопасности вместе с CryptoAuthentication и CryptoAutomotive устройствами, такими как:
• Безопасная загрузка
• Безопасное обновление прошивки
• Безопасная связь
• Аутентификация узла и многое другое

Аппаратные функции функциональной безопасности
• Функция безопасности таймера «мертвого человека» (DMT), синхронизированная выборкой инструкций
• Сторожевой таймер (WDT)
• CodeGuard™ безопасность для программы FLASH
• Программируемая циклическая избыточность проверки (CRC)
• Функция тестирования инъекции ошибок FLASH ECC
• Flash OTP через ICSP™ запрет записи
• Библиотека безопасности класса B, IEC 60730
• Встроенная самотестирование памяти RAM (MBIST)
• Двухскоростной запуск
• Монитор тактовой частоты с защитой от отказов (FSCM)
• Резервный FRC (BFRC)
• Бесконтактный внутренний регулятор напряжения
• Виртуальные выводы для избыточности и мониторинга
• Несколько избыточных источников тактовой частоты
• Обратное чтение портов ввода-вывода
• Избыточность аналоговых периферийных устройств
• Аппаратные ловушки
• Блокировка SFR
• Защита записи
• Теневые рабочие регистры