MAX24310EXG2 [Microchip]

MAX24310 является гибким, высокопроизводительным синтезатором тактовых импульсов и времени, включающим DPLL и два независимых APLL. Когда заблокирован на одном из двух входных тактовых сигналов, устройство выполняет преобразование частоты из любой в любую. С любой входной частоты тактового сигнала от 1 Гц до 750 МГц устройство может генерировать выходные частоты APLL, заблокированные по частоте, до 750 МГц, и до 10 выходных тактовых сигналов, которые являются целыми делителями частот APLL. Входной джиттер может быть ослаблен внутренним DPLL с низкой полосой пропускания. DPLL также обеспечивает действительно бесшовное переключение между входными тактовыми сигналами и возможность удержания с высоким разрешением. Переключение входов может быть ручным или автоматическим. Используя только недорогой кристалл или генератор, устройство также может служить в качестве синтезатора частоты. Выходной джиттер обычно составляет от 0,18 до 0,3 пс RMS для целочисленного умножения только APLL и от 0,25 до 0,4 пс RMS для дробного умножения только APLL или операции DPLL+APLL.

Для телекоммуникационных систем устройство обладает всеми необходимыми функциями и возможностями для выполнения функции центрального тактирования или в качестве ИС тактирования линейной карты. При использовании подходящего осциллятора устройство соответствует требованиям Stratum 2, 3E, 3, 4E и 4; G.812 типов I до IV; G.813; и G.8262.

Нажмите здесь для безопасной документации

Входные тактовые сигналы
• Один вход кристалла
• Три дифференциальных или CMOS/TTL входа
• Дифференциальный до 750 МГц, CMOS/TTL до 160 МГц
• Непрерывный мониторинг качества входных тактовых сигналов
• Автоматический или ручной выбор тактовых сигналов
• Бесшовное переключение опорных сигналов при потере входа

DPLL с низкой полосой пропускания
• Программируемая полоса пропускания, 0.5 мГц до 400 Гц
• Ослабляет джиттер до нескольких UI
• Свободный ход или удержание при потере всех входов
• Бесшовное переключение опорных сигналов при потере входа
• Ручная регулировка фазы

Два APLL плюс 10 выходных тактовых сигналов
• APLL выполняют высокоточное дробное-N умножение тактовых сигналов
• Любая выходная частота от <1 Гц до 750 МГц
• Каждый выход имеет независимый делитель
• Выходной джиттер 0.18 до 0.3ps RMS для APLL-only целочисленного умножения и 0.25 до 0.4ps RMS для других режимов (12 кГц до 20 МГц)
• Выходы являются CML или 2xCMOS, могут интерфейсировать с CML, LVDS, LVPECL, CMOS, HSTL, SSTL и HCSL
• Выходное напряжение CMOS от 1.5 В до 3.3 В

Общие особенности
• Подходит для IC линейной карты или IC карты синхронизации для Stratum 2/3E/3/4E/4, SMC, SEC/EEC или SSU
• Автоматическая самоконфигурация при включении питания из внутренней памяти EEPROM
• Использует внешний кристалл, генератор или тактовый сигнал в качестве главного тактового сигнала
• Внутренняя компенсация ошибки частоты локального генератора
• Интерфейс процессора SPI
• Работа при 1.8 В + 3.3 В (допускает 5 В)
• Диапазон рабочих температур от -40 до +85°C

Применения/Использования
• Применения преобразования частоты и синтеза в широком спектре типов оборудования
• Телекоммуникационные карты синхронизации или линейные карты для SONET/SDH, синхронного Ethernet и/или OTN